El RISC-V Summit Europe será el principal evento que conectará a los impulsores y agitadores europeos, desde la industria, el gobierno, la investigación, la academia y el apoyo del ecosistema, que están construyendo el futuro de la innovación en RISC-V.
RISC-V, la arquitectura de conjunto de instrucciones estándar abierto (ISA), está permitiendo una gama de nuevas aplicaciones e investigaciones que definirán el futuro de la informática en Europa. La región ha sido fundamental para el éxito de RISC-V, con un tercio de la comunidad global de RISC-V con sede en Europa.
RISC-V Summit Europe se lleva a cabo del lunes 5 al viernes 9 de junio. La combinación de comunidades industriales y académicas sólidas es clave para el éxito de RISC-V en Europa y, por esta razón, la conferencia está diseñada para ayudar a los asistentes a explorar aplicaciones comerciales y de investigación.
La tarde del lunes 5 de junio está dedicada a las reuniones del Grupo de Trabajo Técnico (TWG), y el viernes a talleres para proyectos relacionados con RISC-V y computación abierta.
El cuerpo principal de la conferencia se lleva a cabo del martes 6 al jueves 8, y comprende una sola pista de conferencias magistrales, charlas invitadas y seleccionadas, junto con una exposición que muestra los últimos avances en la industria y la investigación. La exposición cuenta con stands de empresas miembros y otros colaboradores, un teatro de demostración para más charlas y sesiones de carteles. Se prestará especial atención a los mercados europeos críticos, como la automoción, la informática y los centros de datos de alto rendimiento, la industria aeroespacial, la integración, la IA/ML, la seguridad y más.
Las charlas para las sesiones académicas han sido seleccionadas de la convocatoria.
Las sesiones de la industria prestarán especial atención a los mercados y tecnologías clave para Europa, incluidos HPC automotriz, IA, seguridad y herramientas. Entre las charlas, se realizará una exposición, con stands de compañías y organizaciones miembros, una serie de charlas en el Demo Theatre y carteles.
Los espacios para hablar y el espacio de exhibición se pueden reservar a través de la página de patrocinio, y se pueden llenar más oportunidades para hablar a través de la convocatoria de presentaciones.
RISC-V Summit Europe es una oportunidad que no debe perderse. ¡Ven a Barcelona del 5 al 9 de junio de 2023 para formar parte de la nueva ola de innovación informática europea!
09/06/2023
RISC-V
Taller Abierto: Reunión de lanzamiento de la segunda edición de Red-RISCV
Red-RISCV es una red española de investigación, formación e innovación que tiene como objetivo las nuevas arquitecturas abiertas, con especial atención a RISC-V. Su objetivo es lograr que investigadores, docentes, estudiantes y profesionales se sumen al impulso de esta nueva tecnología emergente, que aún carece de una masa crítica de personal calificado, infraestructura de desarrollo y aplicación. Para ello, el objetivo es reunir una masa crítica de grupos e individuos y establecer una hoja de ruta que proyecte nuestro entorno hacia un ecosistema sostenible en torno a RISC-V y HW/SW de código abierto.
Este encuentro marcará el inicio de la segunda edición de la red y contará con un debate sobre sus funciones y funciones, una charla técnica y un panel sobre oportunidades de financiación en España dentro del programa PERTE.
Al ser una reunión local, las sesiones se llevarán a cabo en español.
08:30 – Red-RISCV: Breve introducción, resumen de la edición anterior y Presentación de la nueva propuesta recientemente aprobada. Espacio de análisis y propuestas para el desarrollo y ejecución de la nueva edición de Red-RISCV.
09:45 – Ponencia invitada: “Hardware abierto para construir chips confiables y verificables“ Piedad Brox Jiménez, Instituto de Microelectrónica de Sevilla (CSIC / Universidad de Sevilla)
10:30 – Pausa-café
11:00 – Mesa redonda sobre “El estado del PERTE-Chip, expectativas, oportunidades y dificultades en formación, investigación e innovación”. Moderador: José Luis Bosque de Univ. de Cantabria (Coordinadora de Red-RISCV). Ponentes:
Teresa Riesgo (Secretaria General de Innovación del MICIN)
Jaime Martorell (Comisionado para el PERTE-Chip)
Pedro Mier (Presidente de AMETIC)
Mateo Valero (Director del BSC-CNS)
Luis Fonseca (Director del IMB-CNM-CSIC)
12:30 – Conclusiones y cierre de la jornada
12:40 – Comida
